This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-135809

(43)Date of publication of application: 24.05.1990

(51)Int.CI.

H03F 1/52

(21)Application number: 63-290440

(71)Applicant : SANYO ELECTRIC CO LTD

(22)Date of filing: 16.11.1988 (72)

(72)Inventor: MORIMOTO YOSHIHIDE


SHIGETA YASUTSUGU

(54) DRIVER CIRCUIT

(57)Abstract:

PURPOSE: To prevent deterioration or destruction due to an overcurrent by controlling the base of the 1st stage transistor (TR) in response to a current flowing to a detection TR having a base. emitter common region smaller than the area of a base-emitter junction region of an output stage TR.

CONSTITUTION: If an overcurrent is caused at an output due to short-circuit of a load, since a base potential of an NPN TR 12 at the output stage rises, an NPN TR 17 for overcurrent detection is turned on. Thus, a voltage drop of a resistor 19 is increased, a PNP TR 18 is turned on and then an NPN TR 20 for control is also turned on. Since the base level of the NPN TR 13 at the 1st stage is lowered, the overcurrent flowing to the NPN TR 12 at the output stage is suppressed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

個日本國特許庁(JP)

⑩ 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平2-135809

@Int. Cl. * H 03 F 庁内整理番号

母公開 平成2年(1990)5月24日

Z 6707-5 J

審査請求 未請求 請求項の数 2 (会5頁)

会発明の名称

ドライバー回路

②特 魔 昭63-290440 顧 昭63(1988)11月16日

⑦羚 明

大阪府守口市京阪本通2丁目18番地 三洋電镀株式会社内

明 勿出 頭 人 三洋電機株式会社 大阪府守口市京阪本通2丁目18番地 三洋電接株式会社内 大阪府守口市京阪本通2丁目18番地

69代 理 人 外1名 弁理士 西野

1.発明の名称

- 2 , 特許請求の範囲
- (1) 初度トランジスタと出力及トランジスタと をダーリンドン接続して成るドライバー回路にお

前記出力級トランジスタとペース及びエミッタ が共通接続され、前記田力段トランジスタのベー ス・エミッタ接合領域の面積よりも小なるペース ・エミック接合銀域を有する後出トランジスタ

該換出トランジスタに流れる電流に応じて、前 記初段トランジスタのペースを創御する制御国路 とを聞えることを特徴とするドライバー回路。

(2)初段トランジスタと出力殴トランジスタと モダーリントン接続して成るドライバー回路にお

エミッタが抵抗を介して前記初段トランジスタ のペースに接触され、ペースが前記初級トランジ スタのエミッタに接続された保護トランジスタを 設け、鉄保護トランジスタのベース・エミッタ接 合領域の面積を前記初段トランジスタのそれより も小としたことを特徴とするドライバー回路。

- 3.発明の詳細な説明
- (イ) 産業上の利用分野

本発明はダーリントン接続されたトランジスタ からなるドライバー回路に関し、更に辞しく言え ば週間慌に対する保護機能を有するドライバー回 路に関するものである。

(ロ) 健楽の技術

ダーリントン接続のトランジスタからなるドラ イバー回路の出力段トランジスタには、ドライ パー本来の機能として、ある程度の量の危値が批 れることが予定されている。従って所定の電視が **戒れる阻り、トランジスタが劣化、又は破壊され** ないように設計されている。

しかし、実際には取扱いを誤って、出力が短略 されて短絡電波が違れたり、あるいは外部から出 力に大電視が変れ込み、出力トランジスタが破壊

物聯平2-135809(2)

されることがある。過食のドライバー回路におい ては、出力トランジスタのパターン面積を大きく することにより(オーバーデザイン)、かかる大 電視が流れても十分に対処しうるようにしてい る。しかし、オーバーデザインにより対処する方 佐によれば、半導体装置の飛殺化、小型化が困算

その為額2図に示す加く、オーバーデザインを 不要とした過電機保護回路付のドライバー回路も **担実されている。第2回において、(1)は出力及** トランジスタ、(2)はドライブ殴トランジスタで あり、ダーリントン接続されている。(3)と(4)は これらトランジスタのパイアス抵抗、(8)は入力 抵抗である。そして、この回路の過電流制銀回路 は、抵抗(5),(6)及びトランジスタ(7)により構 皮されている。なお、(8)はドライバー回路の入 力端子(♥₁*)、(10)はその出力減子(♥゚)、(11) は接地編子(GND)である。

次にこのドライバー回路の動作について観略説 明する。いま入力蝸子(9)に所定の電圧(Vis)が

電圧降下が坐じて出力段トランジスタ(l)のエ ミッタ電位が上昇するため、出力段トテンジスタ (1)のドライブ電流が抑えられ、電力損失を招く という問題がある。

また、入力端子(9)には、電源投入時に、高い 電圧ピークを有するラッシュ電圧が入力すること がある。その場合にも、出力投トランジスタ(1) に大電流が流れ、設出力段トランジスタ(1)の劣 化又は破壊を抱くことがある。

本発明はかかる従来の問題点に鑑みて創作され たものであり、低電圧入力で十分なドライブ電波 が得られ、かつ過電流による劣化又は破壊を防止 することを可能とするドティバー回路の提供を目 的とする。

(二) 無路を解決するための手段

本発明の第1のドライバー回路は、初段トラン ジスタと、出力段トランジスタとをダーリントン 接続して成るドライバー回路において、前記出力 投トランジスタとペース及びエミックが共通接続 され、前記出力散トランジスタのペース・エモッ

入力すると、抵抗(3),(4),(6),(8)母によりト ランジスタ(1)、(2)の各ペースが防定の電圧にバ イアスされる。これによりトランジスタ(1)。(2) がオンするので、出力端子(10)に財産の電圧を発 生することができる。

次いでこのドライバー回路に過電機が流れたと きの保護機能について説明する。出力投トランジ スタ(1)に電流が流れると、抵抗(6)の両端に電圧 降下が生じるが、過電流が疲れるとその電圧降下 が大きくなって抵抗(5)を介してトランジスタ(7) をオンさせるようになる。これにより、トランジ スタ(2)のベース 電位を下げることができるの で、山力段トランジスタ(1)に流れる過程流を抑 えることが可能となる。なお、抵抗(6)の抵抗値 は、定常動作電布ではトランジスタ(2)をオンさ せないが、所定の電成量を越えたとき(過電瓶) にはオンするように設定されている。

(ハ) 発明が解決しようとする舞踊

しかし、この従来の過電流保護回路付ドライ バー回路によれば、通常動作状態でも抵抗(6)に

タ接合領域の面積よりも小なるペース・スミッタ 接合領域を有する検出トランジスタと、政族出ト テンジスタに流れる出力観波に応じて、前記初段 トランジスタのペース入力を制御する副御国路と を備えることを特徴とする。

また本苑町の第2のドライバー園路は、初段ト ランジスタと、出力段トランジスタとをダーリン トン技能して成るドライバー回路において、エ ミッタが抵抗を介して初段トランジスタのペース に接続され、ペースが初段トランジスタのエミッ タに接続された保護トランジスタを設け、該保護 トランジスタのペース・エミッタ提合領域の面積 を前記初段トランジスタのそれよりも大きくした ことも特徴とする。

(*) PE III

木是明の第1のドライバー国路によれば、出力 殿トランジスタとベースを共通にする検出トラン ジスタが戯けられている。ところで検出トランジ スタのベース・エミッタ接合領域の面積は、出力 取トランジスタのベース・エミッタ接合領域の前

特簡平2-135809 (3)

語に比べて小さく形成されているので、検出トランジスタのベース・エミッタ接合の順方向電圧は 出力投トランジスタのベース・エミッタ接合の順 方向電圧よりも高くなっている。このため顕常動 作時においては、出力投及び被出トランジスタの 共通ベースに電圧が印加されたとき、出力取トランジスタが免にオンして所定のドライブ電信が復

いま出力負荷短路やその触の原因により出力負荷短路やその触の原因によりような。 カランジスタに過大な出力電流が流れたとは違った。 動作状態のペース電位よりも上昇するが、このを 位が検出トランジスタのペース・エミックを 低方向電圧を越えると、検出トランジスタもよった。 では、出力をトランジスタに所定値以上のの でが流れると、制御回路は入力をトランジスタに では、出力をトランジスタに では、出力をトランジスタに では、出力を では、このを を では、このを を がではれるのを を はずる。

本発明の第2のドライバー回路によれば、エ ミッタが初段トランジスタのベースに接続され、

により保護トテンジスタに電視が渡れると、入力 政トランジスタのペース電位が下げられるから、 入力段トランジスタのオン状態が浅くなる。この ため出力段トランジスタに過大電視が遅れるのを 抑えることができる。

(~) 実施例

次に第1回を参照しながら本発明の実施例について記録する。第1回は本発明の実施例に係る追電流保護回路付ドライバー回路の構成圏である。なお、本実施例回路には、出力最終や外部から出力を介して出力段トランジスタに大電流防止回路と入力側からラッシュ電圧が入力したときに出力段トランジスタに大電流が成れるのを防止する通電流防止回路の双力を受けている。

まず回路構成について説明すると、(12)は出力 段のNPNトランジスタ、(13)は入力段のNPN トランジスタであり、ダーリントン接続されてい る。(14)と(15)はこれらトランジスタ(12)。(13) のベース動作電圧を設定するパイプス抵抗であ

次に、入力段トランジスタのペースに通常の入力電圧よりも高いピーク値を有するラッシュ電圧 が入力したとする。このラッシュ電圧により順方 向電圧の低い入力段トランジスタが先ずオンし、 ないで保護トランジスタが遅れてオンする。これ

る。また(16)は入力抵抗である。

出力負荷姫路等によって出力段のNPNトラン ジスタ(12)に過電液が流れるのを防止する過電液 防止回路は、過電流検出用のNPNトランジスタ (17)、過電艦機出伝達用のPNPトランジスタ(1 8)、プルアップ抵抗(19)及び観御用のNPNトラ ンジスタ(20)、パイアス採抗(21)、ノイズ制限採 杭(22)によって梅呟されている。ここでNPNト ランジスタ(17)はベースを出力段のNPNトラン ジスタ(12)のペースと共通接続されており、 宝た NPNトランジスタ(17)のペース・エミッタ接合 領域の面積は出力段のNPNトランジスタ(12)の それよりも小さく形成されている。例えば、面積 比を1:35将度にする。これによりNPNトラ ンジスタ(17)のペース・エミック間の順方向電圧 はNPNトランジスタ(12)のそれよりも高い。ま た、プルアップ抵抗(19)とPNPトランジスタ(1 8)、プルダウン抵抗(21)、NPNトランジスタ(2 0)及びフィズ制限抵抗(22)は負帰退回路を贅庶 し、NPNトランジスタ(17)にある程度以上の電

特開平2-135809 (4)

流が揺れるとき初段のNPNトランジスタ(13)の ベース電位を下げて出力後のNPNトランジスタ (12)に週電流が流れるのを防止する。

スカ間にラッシュ電圧が入力したときに出力段のNPNトランジスタ(12)に過電視が流れるのを助止する過電流防止回路は、エミックが抵抗(24)を介してNPNトランジスタ(13)のペースに接続され、コレクタが接地されているPNPトランジスタ(23)によって構成されている。そしてPNPトランジスタ(23)のペース・エミッタを領域の面積はNPNトランジスタ(13)のそれよりトランジスタ(13)のそれよりアハアトランジスタ(23)のペース・エミッタ接合の販方向電圧はNPNトランジスタ(13)のそれよりも高くなる。なお、(25)は入力編子、(26)は出力編子、(27)はVcc電機網子(28)は接地燃子である。

次に本発明の動作について説明する。まず、通 常動作状態においては、人力端子(25)を介して所

次に負荷抵納等により出力に過電線が構入した場合について考える。このときには過電線が構動にして出力及のドアトトランジスタ(12)のベースで位も上昇することになるので、過電機後出用のドアトトランジスタ(13)の電圧降下が大きくなってアドアトランジスタ(13)のベースを低下させることができる。これにより初段のドアドランジスタ(13)のベースを低下させることができるので、出力及のドアドランジスタ(13)のベースを低下させることができるので、出力及のドアドランジスタ(13)のベースを低下させる。なお、通電機量が大きいはど制御量も大きくなるので、通電機量の抑制の効果は大きい。

次いでラッシュ電圧が入力に印加した場合について考える。このときには初段のNPNトランジスタ(13)のベース電位が上昇するので、PNPトランジスタ(23)がオンし、初段のNPNトランジスタ(13)のベース電位を下げることができる。このときもラッシュ電圧が大きいとそれに応じてNPNトランジスタ(23)が深くオンして電流を塊す

定の入力電圧V:☆が印加される。これによりバイ アス抵抗(14)。(L5)を介して限定のベース電圧が ダーリントン接続のNPNトランジスタ(12),(1 3)の各ペースに印加されるので、出力端子(26)に **財定の出力電流を得ることができる。このとき過** 配置検出用のNPNトランジスタ(17)のベースに も出力段のNPNトランジスタ(12)と何ーのベー ス間圧が入力されるが、ペース・エミック間の順 方向電圧が高いので鉄NPNトランジスタ(17)は オンしないか、少なくともオンの程度は極めて投 い。このため抵抗(19)による電圧降下は過電拡換 出伝達用のPNPトランジスタ(18)をオンさせる までには至らない。同様に、ラッシュ電圧検出用 のPNPトランジスタ(23)のペースにも入力殺の NPNトランジスタ(13)と同一の電圧が印加され るが、この場合もペース・エミッタ間の服方向電 圧が高いのセPNPトランジスタ(25)はオンしな いか、オンしても抵抗(24)によりオンの銀度は梅 めて母く抑えられている。従って流気動作に影響

ので、ベース電位低下の効果は大きい。

(1) 発明の効果

以上設明したように、本発明の第1のドライバー回路によれば、ドライバー回路の本来のドライバー 機能を損なうことなく、負荷短路等による過電流を効果的に抑制することが可能となる。これにより、者子の劣化や破壊を防止することができる。

また本苑切の第2のドライバー回路によれば、 ドライバー回路の本来のドライバー機能を損なう ことなく入力からのラッシュ電田による過電機を 効果的に抑制することが可能となり、 君子の劣化 や破額を防止することができる。

4、関節の簡単な説明

第1回は、本発明の一実籍例を示す回路図、及び第2回は従来のドライバー回路を示す回路図で ある

(12)…出力殺トランジスタ、 (13)…入力改トランジスタ、 (17)…過電放殺出トランジスク、(20)…制御用トランジスタ、 (25)… PNPトラ

特閣平2-135809(5)

